先进晶圆级封装技术的五大要素

追溯芯片封装历史，将单个单元从整个晶圆中切割下来再进行后续封装测试的方式一直以来都是半导体芯片制造的“规定范式”。然而，随着芯片制造成本的飞速提升以及消费市场对于芯片性能的不断追求，人们开始意识到革新先进封装技术的必要性。对传统封装方式的改革创新，促成了晶圆级封装技术（Wafer Level Package，WLP）的“应运而生”。阅读本文前，欢迎加入艾邦半导体封装产业链交流群。

晶圆级封装技术可定义为：直接在晶圆上进行大部分或全部的封装、测试程序，然后再进行安装焊球并切割，产出一颗颗的 IC 成品单元（如下图所示）。

(图片来源：长电科技)

晶圆级封装技术与打线型（Wire-Bond）和倒装型（Flip-Chip）封装技术相比，能省去打金属线、外延引脚（如QFP）、基板或引线框等工序，所以具备封装尺寸小、电气性能好的优势。

封装行业的领跑者们大多基于晶圆模式来批量生产先进晶圆级封装产品，不但可利用现有的晶圆级制造设备来完成主体封装制程的操作，而且让封装结构、芯片布局的设计并行成为现实，进而显著缩短了设计和生产周期，降低了整体项目成本。

先进晶圆级封装的主要优势包括：

缩短设计和生产周期，降低整体项目成本；
在晶圆级实现高密度 I/O 互联，缩小线距；
优化电、热特性，尤其适用于射频/微波、高速信号传输、超低功耗等应用；
封装尺寸更小、用料更少，与轻薄、短小、价优的智能手机、可穿戴类产品达到完美契合；
实现多功能整合，如系统级封装（System in Package，SiP）、集成无源件（Integrated Passive Devices，IPD）等。

需要强调的一点是，与打线型封装技术不同，用晶圆级封装技术来实现腔内信号布线（Internal Signal Routing）有多个选项：晶圆级凸块（Wafer Bumping）技术、再分布层（Re-Distribution Layer）技术、硅介层（Silicon Interposer）技术、硅穿孔（Through Silicon Via）技术等。

先进晶圆级封装技术，主要包括了五大要素：

晶圆级凸块（Wafer Bumping）技术；
扇入型（Fan-In）晶圆级封装技术；
扇出型（Fan-Out）晶圆级封装技术；
2.5D 晶圆级封装技术（包含IPD）；
3D 晶圆级封装技术（包含IPD）。

晶圆凸块（Wafer Bumping），顾名思义，即是在切割晶圆之前，于晶圆的预设位置上形成或安装焊球（亦称凸块）。晶圆凸块是实现芯片与 PCB 或基板（Substrate）互连的关键技术。凸块的选材、构造、尺寸设计，受多种因素影响，如封装大小、成本及电气、机械、散热等性能要求。下图所示为几款典型的晶圆凸块实例：

(图片来源：长电科技)

扇入型晶圆级封装（Fan-In Wafer Level Package，FIWLP）技术，业内亦称晶圆级芯片规模封装（Wafer Level Chip Scale Package，WLCSP）技术，是当今各类晶圆级封装技术中的主力，主要供给手机、智能穿戴等便携型电子产品市场。

随着便携型电子产品的空间不断缩小、工作频率日益升高及功能需求的多样化，芯片输入/输出（I/O）信号接口的数目大幅增加，凸块及焊球间距（Bump Pitch & Ball Pitch）的精密程度要求渐趋严格，再分布层（RDL）技术的量产良率也因此越发受重视。在这种背景下，扇出型封装（Fan-Out Wafer Level Package，FOWLP）及扇入扇出混合型（Hybrid Fan-In/Fan-Out）等高端晶圆级封装技术应运而生。下图所示为FIWLP（左）、FOWLP（右）的典型结构：

(图片来源：长电科技)

在晶圆级封装制程里, 再分布层（Re Distribution Layer, RDL）技术主要用于在裸芯（Bare Die）和焊球之间重新规划（也可理解为优化）信号布线、传输的路径，以达到将晶圆级封装产品的信号互联密度、整体灵活度最大化的目的。RDL 的技术核心，简单来说就是在原本的晶圆上附加一层或多层的横向连接，用来传输信号。

下图所示为典型的 Chip-First RDL 方案。值得注意的是，在该方案中有两层电介质（Dielectric）材料，用来保护被其包裹的 RDL 层（可理解为应力缓冲）。另外，凸块冶金（Under Bump Metallurgy，UBM）技术在这里也派上了用场，来帮助触点（Contact Pad）支撑焊球、RDL 还有电介质。

(图片来源：Springer)

随着超高密度多芯片模组（Multiple Chip Module，MCM）乃至系统级封装（SiP）产品在 5G、AI、高性能运算、汽车自动驾驶等领域的普及，2.5D 和 3D 晶圆级封装技术备受设计人员青睐。下图所示为 2.5D（左）和 3D（右）晶圆级封装技术。

(图片来源：长电科技)

如上方图左所示，对 2.5D 晶圆级封装技术而言，两颗芯片的信号互联，可以通过再分布层（Re-Distribution Layer，RDL）或者硅介层（Silicon Interposer）技术来实现。

如上方图右所示，对 3D 晶圆级封装技术而言，逻辑、通讯类芯片如 CPU、GPU、ASIC、PHY 的信号互联，也可通过再分布层（RDL）或硅介层（Silicon Interposer）技术来实现。但是，3D 堆叠起来的多个高带宽存储（High-Bandwidth Memory，HBM）芯片与其底部的逻辑类芯片的信号互联，则由硅穿孔（Through Silicon Via，TSV）技术来实现。当然，以上几种互联（Interconnect）如何取舍，需根据实际规格、成本目标具体问题具体分析。

不论着眼现在，还是放眼未来，随着 5G、人工智能、物联网等大技术趋势奔涌而至，在高密度异构集成的技术竞赛中，晶圆级封装技术必将占有一席之地。

来源：长电科技、光电杂志

原文始发于微信公众号（艾邦半导体网）：先进晶圆级封装技术的五大要素

先进封装设备类似前道晶圆制造设备，供应商受益先进封测产业增长。随着先进封装的发展，Bumping(凸块)、Flip(倒装) 、TSV 和 RDL(重布线)等新的连接形式所需要用到的设备也越先进。以长球凸点为例，主要的工艺流程为预清洗、UBM、淀积、光刻、焊料电镀、去胶、刻蚀、清洗、检测等，因此所需要的设备包括清洗机、PVD 设备、光刻机、刻蚀机、电镀设备、清洗机等，材料需要包括光刻胶、显影剂、刻蚀液、清洗液等。为促进行业发展，互通有无，欢迎芯片设计、晶圆制造、装备、材料等产业链上下游加入艾邦半导体先进封装产业链交流群。

先进晶圆级封装技术的五大要素

作者gan, lanjie

作者 gan, lanjie

相关文章

合肥研究院等高效构筑用于先进封装的金微球阵列异方导电胶

精测电子Seal系列TGV检测设备成功批量交付华中TGV行业头部客户

源卓微纳突破高端封装应用丨新一代光刻机助力玻璃基板制造迈入新纪元

You missed

合肥研究院等高效构筑用于先进封装的金微球阵列异方导电胶

Absolics 获得 1 亿美元美国资助用于玻璃基板研发

2025年玻璃基板TGV产业链高峰论坛（2025年3月，苏州）

【邀请函】2025年第四届功率半导体产业论坛（2025年6月华东）