MOSFET 等开关器件可能会受各种因素影响而失效。因此，不仅要准确了解产品的额定值和工作条件，还要全面考虑电路工作中的各种导致失效的因素。以下将介绍 MOSFET 常见的三种失效机理。阅读本文前，欢迎识别二维码加入产业链微信群及通讯录。

一、什么是 SOA（Safety Operation Area）失效

SOA 是 “Safety Operation Area” 的缩写，意为“安全工作区”。要想安全使用 MOSFET，就需要在 SOA 范围内使用 MOSFET，超过这个范围就有可能造成损坏。在 SOA 范围之外工作时造成的损坏称为 “SOA 失效”。

以 SJ MOSFET R6024KNX 的 SOA 为例

SOA 由纵轴上的漏极电流 I(D) 和横轴上的漏源电压 V(DS) 来表示。也就是说，V(DS)、I(D) 及它们的乘积（功率损耗 P(D)）、以及二次击穿区决定了 MOSFET 的安全工作范围。另外，施加功率的脉冲宽度 P(W) 也是决定 SOA 的重要因素。SOA 划分为图中所示的（1）～（5）个区域，这也是五个 SOA 的制约要素，不满足其中任何一个要素的要求都有可能会造成损坏。

SOA 的区域划分、限制以及与失效之间的关系

• 区域（1）：漏极电流 I(D) 受 MOSFET 的导通电阻 R(DS（ON）)限制的区域

  指即使施加的 V(DS) 小于绝对最大额定值，ID 也会受到 R(DS（ON）)限制的区域。根据欧姆定律 I=V/R，I(D) 只能流到红线位置。

• 区域（2）：由施加脉冲时漏极电流的绝对最大额定值 I(DP) 决定的区域

  （2）的绿线是规格书中规定的 I(DP) 的绝对最大额定值。当然，绝对最大额定值是绝对不能超过的，因此当 I(DP) 超过该值时是无法使用的。如果在超过该值的范围（电流值）使用，由于超出了保证的工作范围，因此可能会造成损坏。

• 区域（3）：热限制区域

  这是由 MOSFET 的容许损耗 P(D) 决定的区域。受施加功率的脉冲宽度 P(W) 和瞬态热阻的限制。只要在该范围内，Tj 通常不会超过绝对最大额定值 Tj(MAX)，因此可以安全使用。但是请注意，该线会因环境温度、MOSFET 的实际安装条件和散热条件等因素而异。此外，作为开关使用 MOSFET 时，可能会瞬间被施加高电压和大电流，因此即使在开关的瞬态状态下也必须注意不要超过区域（3）的限制。

• 区域（4）：二次击穿区域

  当在施加高电压的状态下流过电流时，元器件内部的局部可能会流过大电流并造成损坏，这称为“二次击穿”。这条线是用来防止造成二次击穿状态的限制线。与区域（3）的热限制区域一样，二次击穿区域也受环境温度等因素的影响。

• 区域（5）：由 MOSFET 漏源电压的绝对最大额定值 V(DSS) 决定的区域

  这是规格书中规定的受 VDSS 限制的区域，如果超过这个区域，就可能发生击穿并造成损坏。需要注意的是，由反激电压和寄生电感引起的电压变化，可能会瞬间超过该限制。

二、什么是 雪崩失效

1.什么是雪崩击穿

当向 MOSFET 施加高于绝对最大额定值 BV(DSS) 的电压时，就会发生击穿。当施加高于 BV(DSS) 的高电场时，自由电子被加速并带有很大的能量。这会导致碰撞电离，从而产生电子-空穴对。这种电子-空穴对呈雪崩式增加的现象称为“雪崩击穿”。

在这种雪崩击穿期间，与 MOSFET 内部二极管电流呈反方向流动的电流称为“雪崩电流 IAS”，参见下图。

MOSFET的雪崩失效电流路径示意图（红色部分）

2.导致雪崩失效的原因

1）短路造成的失效

如上图所示，IAS 会流经 MOSFET 的基极寄生电阻 R(B)。此时，寄生双极型晶体管的基极和发射极之间会产生电位差 V(BE)，如果该电位差较大，则寄生双极晶体管可能会变为导通状态。一旦这个寄生双极晶体管导通，就会流过大电流，MOSFET 可能会因短路而失效。

2）热量造成的失效

在雪崩击穿期间，不仅会发生由雪崩电流导致寄生双极晶体管误导通而造成的短路和损坏，还会发生由传导损耗带来的热量造成的损坏。如前所述，当 MOSFET 处于击穿状态时会流过雪崩电流。在这种状态下， BV(DSS) 被施加到 MOSFET 并且流过雪崩电流，它们的乘积成为功率损耗。这种功率损耗称为“雪崩能量 E(AS)”。

雪崩测试电路及其测试结果的波形如下图所示。此外，雪崩能量可以通过以下公式来表示。

雪崩测试的电路简图

雪崩测试中MOSFET的电压和电流波形

雪崩能量公式

一般情况下，有抗雪崩保证的 MOSFET，在其规格书中会规定 I(AS) 和 E(AS) 的绝对最大额定值，因此可以通过规格书来了解详细的值。在有雪崩电流流动的工作环境中，需要把握 I(AS) 和 E(AS) 的实际值，并在绝对最大额定值范围内使用。

引发雪崩击穿的例子包括反激式转换器中的 MOSFET 关断时的反激电压和寄生电感引起的浪涌电压等。针对反激电压引起的雪崩击穿，对策包括在设计电路时采用降低反激电压的设计或使用具有更高耐压性能的 MOSFET；而针对寄生电感引起的雪崩击穿，改用引脚更短的封装的 MOSFET 或改善电路板布局以降低寄生电感等都是比较有效的措施。

三、什么是dV/dt失效

如下图（2）所示，dV/dt 失效是由于 MOSFET 关断时流经寄生电容C(ds) 的瞬态充电电流流过基极电阻 R(B)，导致寄生双极晶体管导通，引起短路并造成失效的现象。通常，dV/dt 越大（越陡），V(BE) 的电位差就越大，寄生双极晶体管越容易导通，从而越容易发生失效问题。

MOSFET的dV/dt失效电流路径示意图（蓝色部分）

此外，在逆变器电路或 Totem-Pole PFC 等上下桥结构的电路中，反向恢复电流 Irr 会流过 MOSFET。受该反向恢复电流影响的 dV/dt，可能会使寄生双极晶体管误导通。一般来说反向恢复特性越差，dV/dt 的坡度就越陡峭。

来源：https://techclass.rohm.com.cn/knowledge

为加快产业上下游企业交流，艾邦建有功率半导体产业链交流，目前已有英飞凌、华润微电子、比亚迪、中车、芯能半导体、士兰微、天岳先进、翠展微、西安卫光、博敏电子、华清电子等产业链上下游企业加入，欢迎识别二维码加入产业链微信群及通讯录。

观众预登记：

长按识别二维码，关注“艾邦陶瓷展”公众号，底部菜单进行观众预登记。

※功率器件（IGBT、SiC）IGBT、半导体封装、光通信，通讯设备、消费电子、电子陶瓷、元器件等企业可享受VIP参观福利（免费午餐、饮用水、赠送会刊）；

※18岁以下未成年谢绝参观，请勿携带儿童进场！

活动推荐：

原文始发于微信公众号（艾邦半导体网）：MOSFET的失效机理